Cascade Microtech 开发出了拥有自主专利权的洁净室工艺，用于在柔性基片上进行探针结构的淀积、光刻图形化、蚀刻和涂覆，这些工艺与制造半导体芯片所采用的工艺很相似。

通过运用这些工艺，使得我们能够开发出具有高频电连接的 Pyramid 探针芯以及密集的探针针尖（旨在满足窄间距要求）。这些工艺还使得我们能够开发出自己专有的 MicroScrub 探针针尖设计，该设计改善了探针接触并最大限度地减轻了触压过程中的焊盘损伤。

面临的挑战

随着芯片复杂程度的日益攀升，生产环境中的晶 圆探测变得越来越困难。芯片功能的日趋丰富导致了焊盘数量或芯片引脚数目的增加。芯片的引脚数目通常有几百个，有的甚至会高达 3000 个。

随着特征尺寸的缩小，焊盘变得越来越小，相邻焊盘的中心距（即间距）也在同时减小。此外，所有的探针触压都将使焊盘金属产生变形，并会在探针针尖未对准的情况下造成焊盘周围的材料受损。焊盘周围的材料受损将导致良率的下降。如果焊盘受损过于严重，则会在对芯片进行封装时致使至焊盘的电连接出现不可靠的状况。焊盘的日趋缩小使得芯片更容易遭受此类损坏。

市场需要复杂程度更高、价格更低的芯片，面对这种压力，芯片供应商需要寻求能够满足日益复杂之芯片的测试要求、同时又能降低每颗芯片的实际测试成本的新型晶圆探测技术。面对这些压力的共同影响，生产工程师期望缩短实现高良率目标所需的时间，也就是一款新芯片实现合格良率或某种制造工艺在日益昂贵的制作设备中达到量产水平所需的时间。

Pyramid 探针卡的优点

Cascade Pyramid 探针卡以传统探针型探头所无法比拟的技术来应对这些挑战。

已知良好晶片（KGD） —— 给客户发运 KGD
多芯片模块 —— 降低了封装或模块的废品率
更好的筛选、箱分拣 —— 提高了良率，并缩小了规格的保护带
在晶圆上测试器件设计 —— 测试设计无需进行成本高昂的封装开发

接口

Pyramid 探针卡在自动化晶圆探针和自动化测试设备（ATE）环境的众多组合中运作。这些环境通常包括一个具有对接头的 ATE 测试器、一个探针和一个带有若干个元件的接口模块。

接口模块的主要功能是提供一条从晶圆上的焊盘或焊凸至 ATE 的电子线路的连续、无失真的电信号通路。为此，在设计接口的元件时必须考虑到一些最小和最大机械尺寸。例如：挡圈中的弹簧销必须与探针卡的测试器侧相接触。同时，探针针尖必须越过探针卡下方的任何支撑结构并与晶圆表面相接触。探针器在 Z 轴上具有一个运动范围。探针针尖必须位于该范围之内，包括晶圆厚度偏差、超速传动和机械公差。

接口模块内部的关键性尺寸包括：

探针卡的厚度
可接受的探针插入深度的范围
用于在线清洗的额外公差

影响这些数值的因素包括垫圈的厚度、晶圆的厚度以及卡盘的 Z 轴行程范围。当订购某款 Pyramid 探针卡时，请提供适合您特定环境的上述尺寸。Cascade Microtech 的工程师随后将设计一款满足您需要的解决方案

Cascade Microtech 的薄膜技术

每款 Pyramid 探针设计均针对单晶片或多晶片焊盘配置进行定制，并专为满足您的电气规范而设计。

探针针尖以及金属层和各金属层之间的通孔采用光刻法来确定，并运用与半导体制造相似的方法进行加工。

薄膜顶部和底部上的聚酰亚胺层将导体密封起来，这样，仅有的裸露触点就是探针针尖。无氧化性镍合金探针尖上涂覆了金属，并经由通孔连接至不同的导体层。

第一个金属层通常为接地平面，如果需要的话可以进行分割（用于隔离接地点）。第二个金属层用于排布信号导线。采用光学加工法形成的通孔可连接这两个金属层。

通过采用这两个金属层，可实现至多排外围焊盘、焊盘阵列或焊凸的高密度布线。

利用宽阔的整体接地和一根较窄的导电走线，可以在焊盘至测试设备之间保持 50Ω 的受控阻抗，从而提供全面功能测试所需的信号完整性水平。

由于薄膜的外形样式专为适合每个器件的焊盘几何形状而设计，因而能够对 RF、DC、电源和接地－焊盘布局的任何组合进行探测。

通常情况下，探针设计师在工作时采用了一张列有焊盘的 x-y 位置的表格。这样就可以把探针针尖安放于焊盘上的精确位置，以最大限度地减小焊盘与焊盘之间的对准误差。这对操作人员是有益处的，因为单个晶片或器件阵列上的探针－焊盘对准问题将不复存在。